FPGA開發(fā)流程
原理圖和HDL(Hardware DescriptiIon Language,硬件描述語言)是兩種最常用的數(shù)字硬件電路描述方法,其中HDL設(shè)計法具有更好的可移植性、通用性和模塊劃分與重用性的特點,在目前的工程設(shè)計中被廣泛使用,下面對FPGA設(shè)計熟悉電路時的開發(fā)流程是基于HDL的。
1.系統(tǒng)功能設(shè)計
在系統(tǒng)設(shè)計之前,首先要進行的是方案論證、系統(tǒng)設(shè)計和FPGA芯片選擇等準(zhǔn)備工作。系統(tǒng)工程師根據(jù)任務(wù)要求,如系統(tǒng)的指標(biāo)和復(fù)雜度,對工作速度和芯片本身的各種資源、成本等方面進行權(quán)衡,選擇合理的設(shè)計方案和合適的器件類型。一般都采用自頂向下的設(shè)計方法,把系統(tǒng)分成若干個基本單元,然后再把每個基本單元劃分為下一層次的基本單元,一直這樣做下去,直到可以直接使用EDA元件庫為止。
2.RTL級HDL設(shè)計
RTL級(RegisterTransferLevel,寄存器傳輸級)指不關(guān)注寄存器和組合邏輯的細節(jié)(如使用了多少個邏輯門、邏輯門的連接拓撲結(jié)構(gòu)等),通過描述數(shù)據(jù)在寄存器之間的流動和如何處理、控制這些數(shù)據(jù)流動的模型的HDL設(shè)計方法。RTL級比門級更抽象,同時也更簡單和高效。RTL級的最大特點是可以直接用綜合工具將其綜合成為門級網(wǎng)表,其中RTL級設(shè)計直接決定著系統(tǒng)的功能和效率。
3.RTL級仿真
也稱為功能(行為)仿真,或是綜合前仿真,是在編譯之前對用戶所設(shè)計的電路進行邏輯功能驗證,此時的仿真沒有延遲信息,僅對初步的功能進行檢測。仿真前,要先利用波形編輯器和HDL等建立波形文件和測試向量(即將所關(guān)心的輸入信號組合成序列),仿真結(jié)果將會生成報告文件和輸出信號波形,從中便可以觀察各個節(jié)點信號的變化。如果發(fā)現(xiàn)錯誤,則返回設(shè)計修改邏輯設(shè)計。
常用的工具有ModelTech公司的ModelSim、Sysnopsys公司的VCS和Cadence公司的NC-Verilog以及NC-VHDL等軟件。雖然功能仿真不是FPGA開發(fā)過程中的必需步驟,但卻是系統(tǒng)設(shè)計中最關(guān)鍵的一步。
為了提高功能仿真的效率,需要建立測試平臺testbench,其測試激勵一般使用行為級HDL語言描述,其中RTL級模塊是可綜合的,它是行為級模塊的一個子集合。
4.綜合
所謂綜合就是將較高級抽象層次的描述轉(zhuǎn)化成較低層次的描述。綜合優(yōu)化根據(jù)目標(biāo)與要求優(yōu)化所生成的邏輯連接,使層次設(shè)計 平面化,供FPGA布局布線軟件進行實現(xiàn)。就目前的層次來看,綜合優(yōu)化(Synthesis)是指將設(shè)計輸入編譯成由與門、或門、非門、RAM、觸發(fā)器等基本邏輯單元組成的邏輯連接網(wǎng)表,而并非真實的門級電路。
真實具體的門級電路需要利用FPGA制造商的布局布線功能,根據(jù)綜合后生成的標(biāo)準(zhǔn)門級結(jié)構(gòu)網(wǎng)表來產(chǎn)生。為了能轉(zhuǎn)換成標(biāo)準(zhǔn)的門級結(jié)構(gòu)網(wǎng)表,HDL程序的編寫必須符合特定綜合器所要求的風(fēng)格。由于門級結(jié)構(gòu)、RTL級的HDL程序的綜合是很成熟的技術(shù),所有的綜合器都可以支持到這一級別的綜合。常用的綜合工具有Synplicity公司的Synplify/SynplifyPro軟件以及各個FPGA廠家自己推出的綜合開發(fā)工具。
5.門級仿真
也稱為綜合后仿真,綜合后仿真檢查綜合結(jié)果是否和原設(shè)計一致。在仿真時,把綜合生成的標(biāo)準(zhǔn)延時文件反標(biāo)注到綜合仿真模型中去,可估計門延時帶來的影響。 但這一步驟不能估計線延時,因此和布線后的實際情況還有一定的差距,并不十分準(zhǔn)確。
目前的綜合工具較為成熟,對于一般的設(shè)計可以省略這一步,但如果在布局布線后發(fā)現(xiàn)電路結(jié)構(gòu)和設(shè)計意圖不符,則需要回溯到綜合后仿真來確認(rèn)問題之所在。在功能仿真中介紹的軟件工具一般都支持綜合后仿真。
6.布局布線
實現(xiàn)是將綜合生成的邏輯網(wǎng)表配置到具體的FPGA芯片上,將工程的邏輯和時序與器件的可用資源匹配。布局布線是其中最重要的過程,布局將邏輯網(wǎng)表中的硬件原語和底層單元合理地配置到芯片內(nèi)部的固有硬件結(jié)構(gòu)上,并且往往需要在速度最優(yōu)和面積最優(yōu)之間作出選擇。
布線根據(jù)布局的拓撲結(jié)構(gòu),利用芯片內(nèi)部的各種連線資源,合理正確地連接各個元件。也可以簡單地將布局布線理解為對FPGA內(nèi)部查找表和寄存器資源的合理配置,布局可以被理解挑選可實現(xiàn)設(shè)計網(wǎng)表的最優(yōu)的資源組合,而布線就是將這些查找表和寄存器資源以最優(yōu)方式連接起來。
目前,F(xiàn)PGA的結(jié)構(gòu)非常復(fù)雜,特別是在有時序約束條件時,需要利用時序驅(qū)動的引擎進行布局布線。布線結(jié)束后,軟件工具會自動生成報告,提供有關(guān)設(shè)計中各部分資源的使用情況。由于只有FPGA芯片生產(chǎn)商對芯片結(jié)構(gòu)最為了解,所以布局布線必須選擇芯片開發(fā)商提供的工具。
7.時序仿真
是指將布局布線的延時信息反標(biāo)注到設(shè)計網(wǎng)表中來檢測有無時序違規(guī)(即不滿足時序約束條件或器件固有的時序規(guī)則,如建立時間、保持時間等)現(xiàn)象。時序仿真 包含的延遲信息最全,也最精確,能較好地反映芯片的實際工作情況。
由于不同芯片的內(nèi)部延時不一樣,不同的布局布線方案也給延時帶來不同的影響。因此在布局布線后,通過對系統(tǒng)和各個模塊進行時序仿真,分析其時序關(guān)系,估計系統(tǒng)性能,以及檢查和消除競爭冒險是非常有必要的。
8.FPGA板級調(diào)試
通過編程器將布局布線后的配置文件下載至FPGA中,對其硬件進行編程。配置文件一般為.pof或.sof文件格式,下載的方式包括AS(主動)、PS(被動)、JTAG(邊界掃描)等方式。
邏輯分析儀(LogicAnalyzer,LA)是FPGA設(shè)計的主要調(diào)試工具,但需要引出大量的測試管腳,且LA價格昂貴。目前,主流的FPGA芯片生產(chǎn)商都提供了內(nèi)嵌的在線邏輯分析儀(如XilinxISE中的ChipScope、AlteraQuartusII中的SignalTapII以及SignalProb)來解決上述矛盾,它們只需要占用芯片少量的邏輯資源,具有很高的實用價值。
FPGA為什么這么難?
雖然有“萬能芯片”的美譽,但是FPGA在全球范圍內(nèi)市場規(guī)模還非常有限,遠不及CPU及GPU市場規(guī)模。造成這一種現(xiàn)象的原因,最主要是FPGA行業(yè)門檻非常高。
根據(jù)Gartner數(shù)據(jù)顯示,2015年至2020年全球FPGA市場的年復(fù)合增長率為9%,到2020年全球FPGA 市場規(guī)模將達84億美金。在這樣的市場環(huán)境下,企業(yè)想要生存下去困難程度可想而知,特別是起步較晚的國內(nèi)企業(yè)。
如果回看其發(fā)展歷程,自1984年Xilinx創(chuàng)造出FPGA之后,先后有上百家行業(yè)巨頭都殺入這一領(lǐng)域,而最終的結(jié)果確實絕大部分企業(yè)都鎩羽而歸,例如Intel、Philips、Agere Systems、AMD以及摩托羅拉等國際知名的芯片設(shè)計廠商。能夠幸存下來的幾家企業(yè)就顯得彌足珍貴了。
而對于國內(nèi)FPGA企業(yè)而言,在初期階段可能都或多或少借鑒了國外產(chǎn)品。但是想要將產(chǎn)品大規(guī)模推向市場,就必須面臨技術(shù)專利問題。實際上,國外企業(yè)已經(jīng)壟斷了絕大部分專利技術(shù)。國內(nèi)廠商想要進入,首先就必須自己自主開發(fā)芯片結(jié)構(gòu),避免專利侵權(quán),這對于國內(nèi)企業(yè)而言無疑是一個巨大挑戰(zhàn)。
除了芯片架構(gòu)之外,在FPGA開發(fā)過程中所涉及到的仿真工具之前一直依賴進口,這對于國內(nèi)企業(yè)而言無疑又是另一項非常大的挑戰(zhàn),需要國內(nèi)廠商在硬件及軟件兩方面持續(xù)不斷投入。目前,國內(nèi)廠商在軟件方面,也在重點突破,并且已經(jīng)取得了一些成績。
另外,正如前文所言,F(xiàn)PGA是一個門檻非常高的行業(yè)。在市場推廣過程中,原廠需要對客戶進行專業(yè)指導(dǎo),這無形中也增加了其他品牌產(chǎn)品替換的難度。由此也導(dǎo)致了,F(xiàn)PGA產(chǎn)品更新?lián)Q代頻率比較低,市場空間也難于像電腦、智能手機等出現(xiàn)大的飛躍。容-源-電-子-網(wǎng)-為你提供技術(shù)支持
本文地址:http://www.189yp.com/dz/22/15486810413124.shtml
本文標(biāo)簽:
猜你感興趣:
什么是可編程晶振?可編程晶振多為有源晶振,由兩個芯片組成;一個是全硅MEMS諧振器,一個是具有溫補功能的芯片,可以啟動電路鎖相環(huán)CMOS。它采用標(biāo)準(zhǔn)化的半導(dǎo)體芯片MCM封裝。可以采用全自動標(biāo)準(zhǔn)半導(dǎo)體制造工藝
關(guān)鍵詞: 所屬欄目:電子基礎(chǔ)
在工業(yè)相機行業(yè)中,石英可編程晶振扮演著至關(guān)重要的角色。為了滿足不同應(yīng)用需求,YXC引入了低抖動石英可編程晶振QMEMS振蕩器YSO690PR,為工業(yè)相機的穩(wěn)定運行提供了理想解決方案。
關(guān)鍵詞: 所屬欄目:電子基礎(chǔ)
關(guān)鍵詞: 所屬欄目:元器件知識
關(guān)鍵詞: 所屬欄目:元器件知識
關(guān)鍵詞: 所屬欄目:元器件知識
關(guān)鍵詞: 所屬欄目:元器件知識
關(guān)鍵詞: 所屬欄目:元器件知識
關(guān)鍵詞: 所屬欄目:元器件知識
關(guān)鍵詞: 所屬欄目:元器件知識
關(guān)鍵詞: 所屬欄目:元器件知識
關(guān)鍵詞: 所屬欄目:元器件知識
關(guān)鍵詞: 所屬欄目:元器件知識
關(guān)鍵詞: 所屬欄目:元器件知識
關(guān)鍵詞: 所屬欄目:元器件知識
關(guān)鍵詞: 所屬欄目:元器件知識
關(guān)鍵詞: 所屬欄目:元器件知識
關(guān)鍵詞: 所屬欄目:元器件知識
關(guān)鍵詞: 所屬欄目:元器件知識
關(guān)鍵詞: 所屬欄目:元器件知識
關(guān)鍵詞: 所屬欄目:元器件知識