近日，有媒體報道稱，北京微電子技術(shù)研究所日前成功研制出國內(nèi)首個自主可控的宇航用千萬門級高性能高可靠FPGA（現(xiàn)場可編程門陣列）芯片。

FPGA一直是國內(nèi)的短板，市場基本被國外壟斷。據(jù)統(tǒng)計，2017年國內(nèi)超過100億元的FPGA市場中，國產(chǎn)市占率僅為4%。目前，全球FPGA市場基本被四大巨頭壟斷：Xilinx（賽靈思）、Intel（英特爾，此前收購了Altera）、Lattice（萊迪思）、Microsemi(美高森美)。國內(nèi)FPGA廠商有高云半導(dǎo)體、京微齊力、上海安路、紫光同創(chuàng)、AGM和上海復(fù)旦微等。

：紫光同創(chuàng)

隨著消費電子和通信等終端設(shè)備需求總量的增長，人工智能、大數(shù)據(jù)、云計算、智能汽車以及物聯(lián)網(wǎng)邊緣計算的發(fā)展，對FPGA的需求也將大增。相比于CPU、GPU，F(xiàn)PGA并不廣為大眾所熟知。接下來我們也為您簡單介紹下這一“萬能芯片”。

什么是FPGA？

FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

FPGA利用小型查找表（16×1RAM）來實現(xiàn)組合邏輯，每個查找表連接到一個D觸發(fā)器的輸入端，觸發(fā)器再來驅(qū)動其他邏輯電路或驅(qū)動I/O，由此構(gòu)成了既可實現(xiàn)組合邏輯功能又可實現(xiàn)時序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到I/O模塊。

FPGA的邏輯是通過向內(nèi)部靜態(tài)存儲單元加載編程數(shù)據(jù)來實現(xiàn)的，存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式，并最終決定了FPGA所能實現(xiàn)的功能，F(xiàn)PGA允許無限次的編程。

FPGA的特點

1.采用FPGA設(shè)計ASIC電路（專用集成電路），用戶不需要投片生產(chǎn)，就能得到合用的芯片。

2.FPGA可做其它全定制或半定制ASIC電路的中試樣片。

3.FPGA內(nèi)部有豐富的觸發(fā)器和I/O引腳。

4.FPGA是ASIC電路中設(shè)計周期最短、開發(fā)費用最低、風(fēng)險最小的器件之一。

5.FPGA采用高速CMOS工藝，功耗低，可以與CMOS、TTL電平兼容。

FPGA編程技術(shù)

目前，市場上有三種基本的FPGA編程技術(shù)：SRAM、反熔絲、Flash。其中，SRAM是迄今為止應(yīng)用范圍最廣的架構(gòu)，主要因為它速度快且具有可重編程能力，而反熔絲FPGA只具有一次可編程能力。基于Flash的FPGA是比較新的技術(shù)，也能提供可重編程功能。

基于SRAM的FPGA器件經(jīng)常帶來一些其他的成本，包括啟動PROMS支持安全和保密應(yīng)用的備用電池等。基于Flash和反熔絲的FPGA沒有這些隱含成本，因此可保證較低的總系統(tǒng)成本。

1.基于SRAM的FPGA

這類產(chǎn)品是基于SRAM結(jié)構(gòu)的可再配置型器件，通電時要將配置數(shù)據(jù)讀入片內(nèi)SRAM中，配置完成就可進(jìn)入工作狀態(tài)。斷電后SRAM中的配置數(shù)據(jù)丟失，F(xiàn)PGA內(nèi)部邏輯關(guān)機也隨之消失，這種基于SRAM的FPGA可反復(fù)使用。

2.反熔絲FPGA

采用反熔絲編程技術(shù)的FPGA內(nèi)部具有反熔絲陣列開關(guān)結(jié)構(gòu)，其邏輯功能的定義由專用編程器根據(jù)設(shè)計實現(xiàn)所給出的數(shù)據(jù)文件，對其內(nèi)部反熔絲真累進(jìn)行燒錄，從而使器件實現(xiàn)相應(yīng)的邏輯功能。

這種器件的缺點是只能一次性編程，有點是具有高抗干擾性和低功耗，適合于要求高可靠性、高保密性的定型產(chǎn)品。

3.基于Flash的FPGA

在這類FPGA器件中集成了SRAM和非易失性EEPROM兩類存儲結(jié)構(gòu)。其中SRAM用于在器件正常工作時對系統(tǒng)進(jìn)行控制，而EEPROM則用來裝載SRAM。由于這類FPGA將EEPROM集成在基于SRAM工藝的現(xiàn)場可編輯器件中，因而可以充分發(fā)揮EEPROM的非易失性和SRAM的重配置性。

斷電后，配置信息保存在片內(nèi)的EEPROM重，因此不需要片外的配置芯片，有助于降低系統(tǒng)成本、提高設(shè)計的安全性。

FPGA芯片結(jié)構(gòu)

FPGA芯片主要由三部分組成，分別是IOE（inputoutputelement，輸入輸出單元）、LAB（logicarrayblock，邏輯陣列塊，對于Xilinx稱之為可配置邏輯塊CLB）和Interconnect（內(nèi)部連接線）。

1.IOE

IOE是芯片與外部電路的物理接口，主要完成不同電氣特性下輸入/輸出信號的驅(qū)動與匹配要求，比如從基本的LVTTL/LVCMOS接口到PCI/LVDS/RSDS甚至各種各樣的差分接口，從5V兼容到3.3V/2.5V/1.8V/1.5V的電平接口，下面是ALTERA公司的CycloneIVEP4CE115F29設(shè)備的IOE結(jié)構(gòu)。

FPGA的IOE按組分類，每組都能夠獨立地支持不同的I/O標(biāo)準(zhǔn)，通過軟件的靈活配置，可匹配不同的電器標(biāo)準(zhǔn)與IO物理特性，而且可以調(diào)整驅(qū)動電流的大小，可以改變上/下拉電阻，CycloneIV設(shè)備有8個IOblank（組），見下圖：

2.LAB

LAB是FPGA的基本邏輯單元，其實際的數(shù)量和特性依據(jù)所采用的器件的不同而不同，EP4CE115F29設(shè)備的每個LAB的布局包括16個LE、LAB控制信號、LEcarrychains、Registerchains和Localinterconnect，其LAB結(jié)構(gòu)圖如下：

LE是CycloneIV設(shè)備最小的邏輯單元，每個LE主要有LUT和寄存器組成的。

查找表LUT（Look-Up-Table）其本質(zhì)是一個靜態(tài)存儲器SRAM，目前FPGA多采用4輸入的LUT，每個LUT可以看作一個有4位地址線的16x1的RAM。當(dāng)我們通過原理圖或HDL語言描述了一個邏輯電路后，F(xiàn)PGA開發(fā)軟件會自動計算邏輯電路的所有可能的結(jié)果，并把結(jié)果事先寫入RAM。

這樣，在FPGA工作時，每輸入一個信號進(jìn)行邏輯運算就等于輸入一個地址進(jìn)行查表，找出地址對應(yīng)的內(nèi)容，然后輸出。

3.Interconnect

FPGA內(nèi)部連接線很豐富，根據(jù)數(shù)據(jù)手冊的描述，主要有Rowinterconnect、columninterconnect、Directlinkinterconnect、Localinterconnect和Registerchaininterconnect（寄存器之間連接的連接線）。

內(nèi)部連接線聯(lián)通FPGA內(nèi)部的所有單元，而連線的長度和工藝決定著信號再連接線上的驅(qū)動能力和傳輸速度。在實際開發(fā)中，設(shè)計者不需要直接選擇連接線，布局布線器可自動地根據(jù)輸入邏輯網(wǎng)表（這由綜合生成）的拓?fù)浣Y(jié)構(gòu)和約束條件選擇連接線來連通各個邏輯單元，所以，從本質(zhì)上來說，布線資源的使用方法和設(shè)計的結(jié)果有密切和直接、直接的關(guān)系。容－源－電－子－網(wǎng)－為你提供技術(shù)支持